Fontem paginae Porta AUT inspicere

{{Latinitas|-2}}
{| class="wikitable" align=right
|- bgcolor="#ddeeff" align="center"
|colspan=2|'''INDUCTA'''<br>A &nbsp; B || '''EDUCTA'''<br> A AUT B
|- bgcolor="#ddffdd" align="center"
|0 || 0 || 0
|- bgcolor="#ddffdd" align="center"
|0 || 1 || 1
|- bgcolor="#ddffdd" align="center"
|1 || 0 || 1
|- bgcolor="#ddffdd" align="center"
|1 || 1 || 0
|}
'''Porta AUT''', seu '''porta XAUT''' ([[Anglice]] ''XOR port''), est [[porta logica]] digitalis quae [[Disiunctio exclusionalis logicalis|disiunctionem exclusionalem logicalem]] efficit. Gerit{{dubsig}} ut [[tabula veritatis]] quae ad dextram videre potest. Datum eductum est SUPERNUM (1){{dubsig}} si sola una data inducta portae est SUPERNA. Si nullum aut uterque datum inductum portae est SUPERNUM, data eductum est SUBMISSUM (0). In sensu alio, functio AUT ''inaequalitatem'' duorum digitorum educit.

== Symbola ==
Sunt tria symbola pro portis AUT: symbolum [[ANSI]] ("Americanum" aut "militare"), symbolum [[IEC]] ("Europaeum" aut "rectangulare") aut [[IEEE]], et obsoletum symbolum [[DIN]]. Lex IEEE et symbola "''formarum distinctarum''" et "''formarum rectangularum''" pro portis logicis simplicis permittit. Si vis, vide etiam [[Porta logica#Symbola|Symbola Portae Logicae]].

<gallery>
Fasciculus:XOR ANSI.svg|Symbolum MIL/ANSI <ref>{{cite book|url=http://books.google.com/books?id=74amDes2TE8C&pg=PA59&lpg=PA59&dq=mil+logic+gate+symbols&source=bl&ots=k8crBOmev5&sig=zwzDQrqq86ZfzSVLhqdEJ1dbpWs&hl=en&ei=fTnbTMzuI8uUnAfy3cEW&sa=X&oi=book_result&ct=result&resnum=5&ved=0CCkQ6AEwBA#v=onepage&q=mil%20logic%20gate%20symbols&f=false|title=Aircraft Electrical and Electronic Systems|author=Michael H. Tooley, Mike Tooley, David Wyatt|page=59|publisher=Butterworth-Heinemann|language=Anglice|year=2008}}</ref>
Fasciculus:XOR IEC.svg|Symbolum IEC/IEEE <ref>{{cite book|url=http://www.ddpp.com/DDPP3_pdf/IEEEsyms.pdf|title=Digital Design Principles and Practices|author=John F. Wakerly|edition=4a|year=2005|isbn=0-13-186389-4|publisher=Prentice Hall}}</ref>
Fasciculus:XOR DIN.svg|Symbolum DIN
Fasciculus:XOR DIN 2.svg|Symbolum alternum DIN
</gallery>

== Aequatio Booleana ==
Porta AUT cum inducta A et B, et eductum C hunc aequationem logicam effecit:

{| align=center style="text-align:center"
|<math>A \cdot \overline{B} + \overline{A} \cdot B</math>
|}

Vel breve:

{| align=center style="text-align:center"
|<math>A \oplus B</math>
|}

== Forma ==
<gallery>
Fasciculus:CmosXORGate.png|Porta AUT, [[CMOS]] facta.
</gallery>

=== Forma alterna ===
Si portae AUT propriae non adsunt, porta AUT ex portis [[Logica NON-ET|NON-ET]] aut [[Logica NON-VEL|NON-VEL]] creare potest, quia illae portae sunt ''portae universales'',<ref>{{cite book
|author=M. Morris Mano et Charles R. Kime|title=Logic and Computer Design Fundamentals|edition=3a|publisher=Prentice Hall|year=2004|page=73}}</ref> quod portas NON-ET aut NON-VEL creare portas omnes alias posse significat. Quamquam portae AUT portas alias creare possunt, est rarum.

<gallery>
Fasciculus:XOR from NAND.svg|Porta AUT quae solum ex portis NON-ET constructa est.
Fasciculus:XOR from NOR.svg|Porta AUT quae solum ex portis NON-VEL constructa est.
</gallery>

== Amplius inductis duabus ==

Lectio diligenta definitionis [[Disiunctio exclusionalis logicalis|disiunctionis exclusionalis logicalis]], aut observatio symboli IEC, ad quaestionem actionis rectae datis inductis additis adducit. Si porta inductas tres aut plures acciperet et si eductum supernum dum sola una inducta est superna efficeret, repertor "[[una calida]]" esset. Ex autem usu in illo modo facere est rarum.

Ex usu portā duas inductas habente incepit. Inductam novam addere, aliam portam AUT addit cuius alia inducta est educta portae proximae et alia inducta est inducta nova, et cetera. Ergo porta tota 1 educit si numerus inductarum 1 est impar. Itaque utilis est ad [[par (telecommunicatio)|generatrum paris]] aut {{Creanda|d|Q376953|additrum (electronica)|additrum modulo-2}}.

== Usus ==

=== In additione{{dubsig}} ===
[[Fasciculus:Half Adder.svg|thumb|Porta AUT in circuitu digitali semiadditorio.]]
Porta AUT potest [[additrum (electronica)|additrum]] bit singulorum, nam binario 0+0=00, 0+1=01, 1+0=01, et 1+1=10 (vide digitum unitum esse 0). Ita [[porta ET]] bit ferrendi producere potest. Illa est ratio [[additrum (electronica)#semiadditrum|semiadditri]].

=== In transitu signorum booleanorum ===
[[Fasciculus:XOR-crossover.png|thumb|Transitus signorum, trium portarum AUT facta.]]

Portae AUT duo signos booleanos sine [[Via (electronica)|via]] transire possunt. Circuitus tres portae AUT consistit. Effectus similis octo portis NON-ET educere potest.

=== In generatro numerorum pseudofortuitorum ===
Generatri numerorum pseudofortuitorum, praesertim [[Tabula transversans cum retroactione lineari|tabulae transversantes cum retroactione lineari]], operationibus AUT definitae sunt.

== Notae ==
<references/>

{{NexInt}}
{{div col|2}}
* [[Algebra booleana (logica)]]
* [[Porta VEL]]
* [[Porta ET]]
* [[Porta NON]]
* [[Porta NON-ET]]
* [[Porta NON-VEL]]
* [[Porta logica]]
* [[Logica NON-ET]]
* [[Logica NON-VEL]]
{{div col end}}

[[Categoria:Portae Logicae]]